職責描述:
1. 參與IP架構設計;
2. 編寫IP設計文檔,編寫RTL代碼,進行仿真,并上板驗證;
3. 根據IP產生流程,編寫IP GUI文檔,打包源代碼,編寫模板文件,生成IP包,并測試IP包;
4. 編寫IP用戶使用手冊;
5. 關注客戶關于IP使用的反饋,并檢查修正IP里的BUG;
6. 對AE/FAE培訓IP的使用,提供IP相關的技術支持。
任職要求:
1. 電子工程、微電子、通信工程或計算機等相關本科以上學歷;
2. 熟悉FPGA設計開發流程,熟練使用FPGA開發調試和仿真工具,掌握Verilog/VHDL語言;
3. 熟悉Xilinx或者Altera等公司器件,了解其內部結構和基本IP;
4. 掌握FPGA的top-bottom設計方法,有Design For Test設計理念,掌握FPGA timing closure技能;
5. 有CPRI/JESD204B/10G ETHERNET等應用設計經驗者優先。
6. 有PCI Express/SATA/SRIO等高速接口應用設計經驗者優先